第三章 存储系统

3.2 主存储器

中国大学MOOC
中国大学MOOC搜索：计组期末突击

3.2主存储器

本小节知识点分析

知识点	主要内容	难度	考频	常见题型	复习要点
1．主存储器组织	1-1 主存储器的组成	★★		填空、选择、判断	了解概念，记忆
	1-2 地址译码方式	★★★		填空、选择、判断	理解并会熟练计算
2．静态随机存储器	2-1 静态随机存储器的结构	★★		填空、选择、判断	了解基本概念，记忆
3．动态随机存储器	3-1 基本结构	★★		填空、选择、判断	了解基本概念，记忆
	3-2 刷新操作	★★★	必考	填空、选择、计算	重点， 三种刷新方式有关的计算题
4．主存储器与CPU的连接	4-1 基本概念	★★★★	必考	填空、判断、选择、**设计**	**重点之重点** 1. 熟练掌握三种方式的扩展方法 2. 综合设计题的出题点
	4-2 三种扩展方式				
	4-3 连接方法				
	4-4 地址分配				
5．提高主存速度的技术	5-1 双端口存储器	★★		填空、选择、判断	了解概念，至多一道题
	5-2 相联存储器				
	5-3 多体交叉存储器	★★★★	高频	填空、选择、计算	重点，会计算存储器带宽

3.2主存储器

1. 主存储器组织

本知识点主要讲解：

- 主存储器的组织
- 地址译码
  - 单译码方式
  - 双单译码方式

了解概念， 独立出题概率低，后续存储器扩展会用到地址译码的概念

中国大学MOOC

3.2主存储器

1. 主存储器组织

1-1 主存储器的组成

- 主存储器：由存储体、地址译码驱动电路、*I/O*和读写电路组成

MAR：存储器地址寄存器，存放的是CPU访问内存的地址

MDR：存储器数据寄存器，存放的是CPU和内存交换的数据



3.2主存储器

1. 主存储器组织

1-2 地址译码方式

- 地址译码方式包括单译码方式和双译码方式
- 单译码方式又称字选法
  - 仅有一个地址译码器
  - 若输入线为K， 输出线为2^K，
  - 2^K条字线对应$M = 2^K$个存储单元
  - 字线选中某个位数为 b 位的存储单元
  - 优点：结构简单
  - 缺点：使用的外围电路多，成本昂贵。 只适合容量不大的存储器

举例：



排列成64行，每行4个存储元件，组成一个存储单元

$K = 6 \qquad M = 2^6 = 64$

6条地址线经过译码产生64条字线

$b = 4$ 被选中一行的各位 b_0~b_3 由读写电路进行读出或写入

3.2主存储器

1. 主存储器组织

1-2 地址译码方式

- 双译码方式又称重合法

  通常把K位地址线分成接近相等的两段，一段用于水平方向作X地址线 ，一段用于垂直方向作Y地址线

- 有两个地址译码器，X方向（行）和Y方向（列）
- X方向输入线为n_x，Y方向输入线为n_y, $n = n_x + n_y$
- 每个存储单元由一条X方向和一条Y方向驱动线选择

举例：



某存储芯片的单元数为4K

地址线为12位，$A_{11} \sim A_0$

X方向为6位， $A_5 \sim A_0$ $2^6 = 64$

Y方向为6位， $A_{11} \sim A_6$ $2^6 = 64$

X方向和Y方向的交叉点即为选中的存储单元

3.2主存储器

1. 主存储器组织

相关题目

1.若单译码方式的地址输入线为6， 则译码输出线有（ **64** ）根，那么双译码方式输出线有（ **16** ）根。

单译码方式，译码输出线为$2^6 = 64$；双译码方式，X方向和Y方向各3根， $2^3 = 8$， 所以一共是16根

2. 若RAM芯片内有1024个单元， 用单译码方式，则地址译码器输出线有（**1024**）根，用双译码方式，地址译码器输出线有（ **64** ）根。

1024个单元， 需要10根地址线，单译码方式，地址译码器输出线$2^{10} = 1024$，双译码方式， X方向和Y方向各5根， $2^5 = 32$，所以一共是64根

中国大学MOOC

3.2主存储器

2. 静态随机存储器（SRAM）

本知识点主要讲解：

- 静态RAM
  - 结构
  - 特点
  - 用途
- Intel2114芯片
  - 结构
  - 片选信号

深刻理解，为后续扩展打基础

低频考点， 最多一道选择填空题

中国大学MOOC

3.2主存储器

2. 静态随机存储器（SRAM）

- SRAM是六管静态MOS存储单元组成的双稳态电路， 利用触发器来保存信息 选择填空题
- 存取速度快、集成度低、功耗大、价格昂贵，一般用于高速缓冲存储器 选择填空题
- SRAM芯片Intel2114



- 存储容量$1K \times 4$，排成64×64矩阵，分成4组，每组16列
- 地址总线10位，$A_0 \sim A_9$, 行地址线6位， 列地址线4位，双地址译码，一次选中四个存储元
- 双线数据线4位，$I/O_1 \sim I/O_4$
- 片选信号$\overline{CS}$和写允许信号$\overline{WE}$，片选信号是低电平有效，表示芯片被选中

注意片选信号的作用

$\overline{CS}$	$\overline{WE}$	
0	0	写入
0	1	读出
1	0	未选中
1	1	未选中

3.2主存储器

2. 静态随机存储器（SRAM）

相关考题

1. 某一SRAM芯片，其容量为1024*8位，除电源和接地端外，该芯片的引脚的最小数目为（ **A** ）。

A. 21　B. 22　C. 23　D. 18

因容量为1024*8， 所以地址线为10根， 数据线为8根， 加上片选线和读、写控制线，所以最少为10+8+1+2=21

2.半导体静态RAM进行读写操作时，必须先接受（**地址**）信号，再接受（**片选**）和（**读写**）信号。

对SRAM进行读写操作， 当地址有效并保持稳定后，且当片选有效后， 数据才能稳定地进行读写

3. 关于SRAM的判断题

①半导体RAM信息可读可写，且断电后仍能保持记忆 ✗

②通常SRAM依靠电容暂存电荷来存储信息，电容上有电荷为1，无电荷为0 ✗

③ SRAM存储技术提高了计算机的速度 ✗

半导体RAM断电后信息不能保持；SRAM是靠双稳态六管静态MOS存储信息的；SRAM技术具有较高的存取速度

3.2主存储器

3. 动态随机存储器（DRAM）

本知识点主要讲解：

- 动态RAM
  - 结构
  - 特点
  - 用途

  选择填空题居多

- 刷新方式
  - 集中式刷新
  - 分散式刷新
  - 异步式刷新

重点是关于刷新方式的计算题

中国大学MOOC

3.2主存储器

3. 动态随机存储器（DRAM）

3-1 基本结构

- DRAM是利用栅极电容上的电荷来存储信息的 选择填空题
- 易于集成、位价低、容量大、低功耗，速度慢，一般用于大容量的主存储器 选择填空题



举例：

$1M\times4$位的$DRAM$芯片，共计20根地址线

地址通过行地址锁存器和列地址锁存器将行地址和列地址分时传送，实现地址复用

地址复用、分时传送是动态RAM的特点， 可能会有选择填空题

3.2主存储器

3. 动态随机存储器（DRAM）

3-2 刷新操作

- 为什么要刷新？ 简答题

DRAM是利用栅极电容上的电荷存储信息的。读操作是破坏性的，会使电容上的电荷流失，同时未读写的存储元由于漏电流的存在，电荷会逐渐泄漏而减少， 为了及时补充漏掉的电荷，避免存储信息丢失，需要定时地给栅极电容补充电荷，通常把这种操作称作刷新或再生。

- 常用的刷新方式：
  - 集中刷新
  - 分散刷新
  - 异步刷新
- 刷新以行为单位，由芯片内部自行生成行地址
- 刷新类似与读操作，是读出后按原样写入
- 刷新操作不需要片选，整个存储器的所有芯片同时被刷新
- 通常情况下， 一般在2ms内必须要刷新一次
- 若题目中没有明确给出刷新的具体操作，刷新一行所需的时间一般是一个存储周期

中国大学MOOC

3.2主存储器

3. 动态随机存储器（DRAM）

3-2 刷新操作

- 常用的刷新方式：集中刷新、分散刷新和异步刷新
  - 集中式刷新：在规定的一个刷新周期内，对全部存储单元集中一段时间逐行进行刷新，此刻必须停止读/写操作

    刷新时间=存储矩阵行数 × 存储周期
  - 集中式刷新中存在“死时间”，是集中刷新的那段时间，这段时间不能进行读/写操作
  - “死时间率” = 死时间/刷新周期 × 100%
  - 优点：读写操作时不受刷新工作的影响
  - 缺点：在集中刷新期间（死区）不能访问存储器

举例： 刷新间隔 $2ms$

假设存储周期 $0.5\mu s$

一个刷新周期中的存储周期数：$2ms/0.5\mu s = 4000$

假设1024个存储单元被排成32×32矩阵

刷新时间$= 32 \times 0.5 = 16(\mu s)$

存在一个$16\mu s$的“死时间”

死时间率 $= \frac{16(\mu s)}{2ms} = 0.8\%$

3.2主存储器

3. 动态随机存储器（DRAM）

3-2 刷新操作

- 常用的刷新方式：集中刷新、分散刷新和异步刷新
  - 分散式刷新：是指把刷新操作分散到每个存储周期内进行
  - 在分散式刷新中，可以将存储周期理解为：

    存储周期=读或写周期+刷新一行的时间

    其中：刷新一行的时间等于存储周期
  - 通常情况下认为分散式刷新没有“死时间”
  - 优点：没有死区
  - 缺点：加长了系统的存储周期，降低了整机的速度

举例： 32×32矩阵

芯片的存取周期为$0.5\mu s$

刷新周期为$0.5\mu s$

整个芯片刷新一遍需要$32\mu s$



前半段进行读/写操作或维持信息，后半段进行刷新。这样整个基本存储单元全部被刷新一次的时间间隔比2ms要短得多

3.2主存储器

3. 动态随机存储器（DRAM）

3-2 刷新操作

- 常用的刷新方式：集中刷新、分散刷新和异步刷新

- 异步式刷新：是把存储阵列的每行分散到$2ms$内刷新，但不集中刷新，是平均分配

相邻两行的刷新间隔=最大刷新间隔时间÷ 行数

- “死时间”就是一个读写周期

举例： 32×32矩阵

刷新间隔时间$2ms$

相邻两行的刷新间隔$= 2ms \div 32 = 62.5\mu s$

每隔62.5μs中安排一个刷新周期



读写操作相对集中， 缩短了“死时间”

3.2主存储器

3. 动态随机存储器（DRAM）

相关题目

1. 动态RAM依据（ **电容存储电荷**）的原理存储信息，因此一般在（ **2ms** ）时间内必须刷新一次，刷新与（ **行** ）地址有关，该地址由（**刷新地址计数器**）给出。

2. 动态RAM采用下列哪种刷新方式时，不存在死时间（ **分散式刷新** ）。

3. 某一*DRAM*芯片， 采用地址复用技术， 其容量为1024×8位，除电源和接地端外，该芯片的引脚数最少是（ **B** ）（读写控制线为两根）

A. 16　B. 17　C. 19　D. 21

容量1024*8， 可寻址的存储空间范围是$1024B = 2^{10}B$，按字节寻址， 地址复用，分行、列两次传送地址信号，行地址=列地址=5， 数据线=8，行选通=1，列选通=1，读写控制线=2，所以最少需要5+8+1+1+2=17

3.2主存储器

3. 动态随机存储器（DRAM）

相关题目

4. 假定DRAM芯片中存储阵列的行数为r，列数为c，对于一个2K×1位的DRAM芯片，为保证其地址引脚数最少，并尽量减少刷新开销，则r、c的取值分别是（ D ）。

A. 2048,1　　B. 64,32

C. 1,2048　　D. 32,64

解： 容量为2K*1，可寻址空间范围2K=2^{11}

按照地址复用，r和c

既可以分别是$2^5 = 32$和$2^6 = 64$，

也可以分别是$2^6 = 64$和$2^5 = 32$，

但是由于刷新是按行进行的， 为了减少刷新的开销， 选行数少的比较合适，

r=32，c=64

3.2主存储器

3. 动态随机存储器（DRAM）

相关题目

5. 一个16K×16位的存储器， 有1K×4位的DRAM芯片，内部结构由64*64构成，试问：

（1）采用异步刷新方式， 如果最大刷新间隔2ms， 则相邻两行之间的刷新间隔是多少？

（2）如果采用集中刷新方式， 则存储器刷新一遍最少用多少个存储周期？设存储器的存储周期为0.5μs，“死区”占多少时间？“死时间率”为多少？（刷新周期为2ms）

解：（1）采用异步刷新方式，最大刷新间隔为2ms，每个芯片内部有64行

需要在2ms内对64行刷新一遍，相邻两行的刷新间隔$= 2ms \div 64 = 31.25\mu s$

（2）采用集中刷新方式，存储器刷新一遍需要64个存储周期

存储周期为0.5μs，所以刷新周期也为0.5μs，

“死区”时间$= 0.5\mu s \times 64 = 32\mu s$

“死时间率”$= 32\mu s \div 2000\mu s = 1.6\%$

3.2主存储器

4. 主存储器与CPU的连接

三高考点

本知识点主要讲解：

- 主存储器的连接
  - 位扩展
  - 字扩展
  - 字位同时扩展

- 主存储器和CPU的连接主要包括：
  - 地址线：
  - 数据线
  - 片选线
  - 读写控制线

必考点，选择填空、综合大题等多种题型的出题点

中国大学MOOC

3.2主存储器

4. 主存储器与CPU的连接

4-1 基本概念

- 扩展缘由：由于存储芯片的容量有限，在字数或者字长方面于实际主存的要求存在差距
- 存储容量的扩展：将若干存储芯片连接在一起才能组成足够容量的存储器
- 存储容量的扩展有三种类型：位扩展、字扩展和字位同时扩展

4-2 三种扩展方式

- 位扩展：CPU的数据线数与存储芯片的数据位数不相等，增加存储字长



举例： CPU要求$1K \times 8$，芯片有$1K \times 4$，需要2片进行位扩展

- 所有芯片的地址范围是一样的
- 所有的芯片被同时选中
- 所有的芯片被同时存取
- CPU所要求的数据位数由所有芯片共同构成

3.2主存储器

4. 主存储器与CPU的连接

4-2 三种扩展方式

- 字扩展：增加存储器中字的数量（单元的个数），但位数不变

举例： 系统容量2K*8， 芯片容量1K*8

$$\frac{2K \times 8}{1K \times 8} = 2 \times 1$$

需要字扩展， 需要2片芯片

- CPU每次只能访问一个芯片
- 每个芯片的地址是不重复的



字扩展示意图

3.2主存储器

4. 主存储器与CPU的连接

4-2 三种扩展方式

- 字位同时扩展：存储器需要同时扩充字和位
  - 所有的芯片被分为若干组
  - 组内是位扩展，组间是字扩展
  - CPU每次访问的是一组中的所有芯片
  - 不同的组不能同时被访问



字位同时扩展示意图

举例： 系统容量$8K \times 16$，芯片容量$2K \times 8$

$$\frac{8K \times 16}{2K \times 8} = 4 \times 2$$

组内片数，位扩展

组数，字扩展

共计需要8片芯片，分为4组，每组2片

组间字扩展，组内位扩展

3.2主存储器

4. 主存储器与CPU的连接

4-3 连接方法

- 确定芯片的数量、地址线的数量和数据线的数量

字扩展

$$芯片数=\frac{存储器容量}{存储芯片容量}=\frac{M\times N}{m\times n}=\frac{M}{m}\times\frac{N}{n}$$

位扩展

- 地址线的连接：
  - 将CPU地址线的低位与存储芯片的地址线相连，以选择芯片中的某一单元；
  - CPU地址线的高位用在扩充存储芯片时选择存储芯片，连接片选信号

低位连芯片、高位做片选

- 数据线的连接：相等直连，不等按片接
  - 当CPU的数据线和存储芯片的数据线相等时，就直接连接；
  - 当CPU的数据线和存储芯片的数据线不相等时，要进行存储芯片的位扩展，使其和CPU的数据线相等
- 读/写控制线的连接：CPU的读写控制线和存储芯片的读写控制线直接相连 直连
- 片选线的连接：片选是重点
  - 存储芯片是否被选中取决于该存储芯片是否接收到来自CPU的片选有效信号
    - 线选法：用高位地址线直接（或经反相器）分别接至各个存储芯片的片选端。
    - 译码片选法：用高位地址通过地址译码器芯片产生片选信号

3.2主存储器

4. 主存储器与CPU的连接

- 位扩展举例

用64K×8的存储芯片组成64K×32的存储器

解：

$$芯片数 = \frac{64K \times 32}{64K \times 8} = 1 \times 4$$

地址线：CPU的地址线：16位

存储芯片的地址线：16位

数据线：CPU的数据线：32位

存储芯片的数据线：8位

读写控制线：　4片芯片同时读写

片选线：4片芯片同时被选中

题目类型一



3.2主存储器

4. 主存储器与CPU的连接

- 字扩展举例

系统容量位64K*8，芯片容量为16K*8

芯片数：$芯片数 = \frac{64K \times 8}{16K \times 8} = 4 \times 1$

数据线：CPU的数据线为8位，

存储芯片的数据线为8位

地址线：CPU的地址线为16位，A_{15}~A_0

存储芯片的地址线为14位，A_{13}~A_0，

片选线：将$A_{15}A_{14}$用作片选信号，同一时间只能有一个芯片被选中

读写控制线：一次读写一个芯片

题目类型一



各芯片的地址分配

	最低地址	最高地址	范围
1#	0000000000000000	0011111111111111	0000H-3FFFH
2#	0100000000000000	0111111111111111	4000H-7FFFH
3#	1000000000000000	1011111111111111	8000H-BFFFH
4#	1100000000000000	1111111111111111	C000H-FFFFH

3.2主存储器

4. 主存储器与CPU的连接

- 字位同时扩展举例

用16K×4位的RAM芯片组成64K×8位的存储器

芯片数：$芯片数 = \frac{64K \times 8}{16K \times 4} = 4 \times 2$　共需要8片芯片，分成4组，每组2片，组间是字扩展，组内是位扩展

地址线：　存储芯片的地址线为14位，A_{13}~A_0，　CPU的地址线为16位，A_{15}~A_0

数据线：　CPU的数据线为8位，　存储芯片的数据线为4位

读写控制线：　一次读写一组芯片

片选线：将$A_{15}A_{14}$用作片选信号，同一时间只能有一组芯片被选中

A_{15}	A_{14}	选中
0	0	①②
0	1	③④
1	0	⑤⑥
1	1	⑦⑧

3.2主存储器

4. 主存储器与CPU的连接

- 字位同时扩展举例

	最低地址	最高地址	范围
①②	0000000000000000	0011111111111111	0000H-3FFFH
③④	0100000000000000	0111111111111111	4000H-7FFFH
⑤⑥	1000000000000000	1011111111111111	8000H-BFFFH
⑦⑧	1100000000000000	1111111111111111	C000H-FFFFH



题目类型一

3.2主存储器

4. 主存储器与CPU的连接

4-4 地址分配

- 确定系统的地址线数目
- 确定系统的地址变化范围
- 确定芯片的地址变化范围及片内地址线
- CPU 每发出一个地址，都能唯一确定一个存储单元

题目类型：① 对地址范围不做要求；② 按照给定的地址连接芯片

举例：系统的容量是$64K \times 16$，芯片容量为$16K \times 8$

需要4*2个芯片， 字位同时扩展，分为4组， 每组2片

系统的地址线 16根， 芯片的地址线 14根

系统的地址范围：

A_{15}	A_{14}	A_{13}	A_{12}	A_{11}	A_{10}	A_9	A_8	A_7	A_6	A_5	A_4	A_3	A_2	A_1	A_0	每组的地址
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	$4K$ $0000H$ $-3FFFH$
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	
0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0	
……		……														
0	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	
0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	$4K$ $4000H$ $-7FFFH$
……		……														
0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	
1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	$4K$ $8000H$ $-BFFFH$
……		……														
1	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	
1	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	$4K$ $C000H$ $-FFFFH$
……		……														
1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	

片选　　片内地址， 连接到芯片的地址线

3.2主存储器

4. 主存储器与CPU的连接

相关题目

类型一：对地址范围不做要求

1. 80386DX是32位系统，以$4B$为编址单位，当在该系统中用$8KB$（$8K\times8$位）的存储芯片构造$32KB$的存储体时，应完成存储器的设计（**位扩展**）。

解： 芯片的容量为$8K\times8$

系统要求的容量是$32KB$

因为是$4B$编址，系统容量是$8K\times32$

$8K\times32/8K\times8=1\times4$, 位扩展

2. 16片$2K\times4$位的存储器可以设计为（ **C** ）存储容量的16位存储器。

A. $16K$　B. $32K$　C. $8K$　D. $2K$

解： 芯片的容量是$2K\times4$，

系统的数据位是16， 因此位扩展需要4片

还是剩 12 片， 可以分为三组， 每组 4 片，

所以一共是4组， 每组4片，

是字位同时扩展， 因此系统的容量是$8K\times16$位

3.2主存储器

相关题目

类型二：涉及存储芯片的地址分配

1. 在一个容量为$128KB$的$SRAM$存储器芯片上，按字长32位编址，其地址访问可从0000H到（ **B** ）。

A. $3FFFH$　B. $7FFFH$　C. $7FFFFH$　D. $3FFFFH$

解： 容量$128KB$，按32位编制

地址范围=$\frac{128KB}{4B}=32K$

$32K$需要15位地址，$A_{14}\sim A_0$，变化范围：

$000\ 0000\ 0000\ 0000\sim111\ 1111\ 1111\ 1111$

$0000H\sim7FFFH$

2. 若内存地址空间为$4000H$-$43FFH$，每个存储单元可存储16位二进制数，该内存区域用4片存储器芯片构成，构成该内存所用的存储芯片的容量是（ **C** ）。

A. 512×16bit　B. 256×8bit

C. 256×16bit　D. 1024×8bit

解： 内存地址空间为4000H-43FFH

0100 0000 0000 0000
……
0100 0011 1111 1111
] 1K

系统的容量是1K*16位

如果用4片存储芯片构成：

如果是16位，就是字扩展，字数就是256

如果是8位，就是字位同时扩展，字数就是512

正确的答案是C

3.2主存储器

3. 若片选地址为111时，选定某一32K×16位的存储芯片工作， 则该芯片在存储器中的首地址和末地址分别为（ **B** ）。

A. *00000H,01000H*　　B. *38000H,3FFFFH*

B. *3800H,3FFFH*　　D. *0000H,0100H*

解： $32K \times 16$位的存储芯片

片内地址线为15根， A_{14}~A_0，变化范围：

地址变化范围为：

$000\ 0000\ 0000\ 0000$~$111\ 1111\ 1111\ 1111$

加上片选线

$111\ 000\ 0000\ 0000\ 0000$~$111\ 111\ 1111\ 1111\ 1111$

$38000H$~$3FFFFH$

4. 假定用若干$2K \times 4$位的芯片组成一个$8K \times 8$位的存储器， 则地址$0B1FH$所在芯片的最小地址是（ **D** ）。

A. 0000H　B. 0600H　C. 0700H　D. 0800H

解： 芯片数 $= \dfrac{8K \times 8}{2K \times 4} = 4 \times 2$

字位同时扩展，4组， 每组2片

系统地址13根， A_{12}~A_0

芯片地址11根， A_{10}~A_0

$A_{12}A_{11}$经译码后做片选信号

地址$0B1FH$对应的二进制：$0\ 1\ 010\ 0001\ 1111$

芯片的最小地址是：$01\ 000\ 0000\ 0000 = 0800H$

3.2主存储器

5. 内存按字节编址， 地址从$90000H$到$CFFFFH$，若用存储容量为$16K \times 8$位芯片构成该内存， 至少需要的芯片数是（ **D** ）。

A. 2　　B. 4　　C. 8　　D. 16

解： 地址范围是：$90000H \sim CFFFFH$

存储容量 $= CFFFFH - 90000H + 1 = 40000H$
$= 2^{18} = 256K$

按字节编址：存储容量为$256K \times 8$

芯片数$= {}^{256K\times8}/_{16K\times8} = 16 \times 1$（片）

字扩展

6. 某存储器容量为$64KB$， 按字节编址，地址$4000H \sim 5FFFH$为ROM区，其余为RAM区 。若采用$8K \times 4$位的$SRAM$芯片进行设计， 则需要该芯片的数量是（ **C** ）。

A. 7　　B. 8　　C. 14　　D. 16

解： 系统容量为$64KB$，地址线16根

地址范围：$0000H - FFFFH$

其中： $4000H \sim 5FFFH$为ROM区

ROM的容量 $= 5FFFH - 4000H + 1 = 2000H$
$= 2^{13} = 8K$

RAM的容量 $= 64K - 8K = 56K$

按字节编址， RAM容量为$56K \times 8$

芯片数$= \frac{56K\times8}{8K\times4} = 7 \times 2$

共需要14片，且字位同时扩展

3.2主存储器

6. CPU的地址总线为16根，双向数据总线为8根，控制总线中与主存有关的信号$\overline{MERQ}$,$R/\overline{W}$。主存地址空间分配如下：0-8191为系统程序区， 由只读存储芯片组成， 8192-32767为用户程序区，最后$2K$地址空间为系统工作区。 现有芯片：$EPROM\ \ 8K\times 8$, $SRAM$: $16K\times 1$,$2K\times 8$,$4k\times 8$, $8K\times 8$
试画出主存和CPU的连接图

解： CPU的地址总线为16根，寻址空间为$2^{16}=64K$，65536
双向数据总线为8根，宽度为8位

$0-8191$为系统程序区，大小为$8K$， 用只读芯片， 选用$EPROM$， $8K\times 8$，1片

$8192-32767$为用户程序区，大小为24K， 用RAM芯片， 选用$8K\times 8$，3片，字扩展

最后$2K$地址空间为系统工作区，用RAM芯片，选用$2K\times 8$，1片，地址范围为$F800-FFFFH$



地址分析

A_{15}	A_{14}	A_{13}	A_{12}	A_{11}	A_{10}	A_9	A_8	A_7	A_6	A_5	A_4	A_3	A_2	A_1	A_0	
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	ROM 0000H-1FFFH
--- --- ---																
0	0	0	1	1	1	1	1	1	1	1	1	1	1	1	1	
0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	RAM1# 2000H-3FFFH
--- --- ---																
0	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	
0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	RAM2# 4000H-5FFFH
--- --- ---																
0	1	0	1	1	1	1	1	1	1	1	1	1	1	1	1	
0	1	1	0	0	0	0	0	0	0	0	0	0	0	0	0	RAM3# 6000H-7FFFH
--- --- ---																
0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	
1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
--- --- ---																
1	1	1	1	1	0	0	0	0	0	0	0	0	0	0	0	RAM4# F800H-FFFFH
--- --- ---																
1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	

中国大学MOOC

3.2主存储器


$D_7 \sim D_0$
CPU
$\overline{CS}$
ROM
RAM#1
RAM#2
RAM#3
RAM#4
$A_{12}A_{11}$ $A_{10} \sim A_0$
$A_{10} \sim A_0$
A_{11}
A_{12}
A_{13}
A_{14}
A_{15}
000
Y_0
001
Y_1
010
Y_2
011
Y_3
Y_7
0
1
111
3:8译码器
A
B
C
$A_{15}A_{14}\ A_{13}\ A_{12}\ A_{11} = 11111$

3.2主存储器

5. 提高主存速度的技术

本知识点主要讲解：

- 提高主存速度的技术
  - 双端口存储器
  - 多体交叉存储器
  - 相联存储器

多体交叉是重点， 有计算题的可能

中国大学MOOC

3.2主存储器

5. 提高主存速度的技术（续）

5-1 双端口存储器

- 具有两个彼此独立的读/写口
- 每个读/写口有一套独立的地址寄存器和译码电路，可并行地独立工作
- 两个读/写口可以按各自接收的地址， 同时读出或写入，或一个写入而另一个读出。
- 如果在同一时间两个端口同时操作存储器的同一存储单元，将会发生冲突
- 冲突的问题通过设置“Busy”标志解决
- 可以同时读，但不能有写操作

5-2 相联存储器

- 基本原理：按所存记录的全部内容或部分内容进行查找（或检索），并将相关内容进行读出或写入
- 应用场景：用于存放虚拟存储器的段表、页表和快表；或者用于存放*Cache*的行地址

记住上述总结点即可

3.2主存储器

相关题目

1. 本知识点相关的判断题。

（1）双端口存储器可以同时访问同一区间、同一单元 ✔

（2）双端口存储器当两个端口的地址码相同时，必然回发生冲突✔

（3）相联存储器与传统存储器的主要区别是前者又叫按内容寻址的存储器 ✔

2. 双端口存储器（ B ）情况下会发生读/写冲突。

A. 左端口与右端口的地址码不同

B. 左端口与右端口的地址码相同

C. 左端口与右端口的数据码相同

D. 左端口与右端口的数据码不同

左端口和右端口对同一个存储单元进行写操作时，也就是地址码相同，会冲突

3. 相联存储器是按（ D ）进行寻址的存储器。

A. 地址指定方式　　B. 堆栈存储方式

C. 内容指定方式和堆栈存储方式相结合

D. 内容指定方式和地址指定方式相结合

3.2主存储器

5. 提高主存速度的技术

5-3 多体交叉存储器

- 多个模块组成的存储器，每个模块有着相同的容量和存取速度，每个模块都可以看成一个额独立的存储器
- 各个模块具有各自的地址寄存器（*MAR*）、数据寄存器（*MDR*)、读/写电路和译码器
- 各存储器以同等的方式与*CPU*传递信息，既可以同时工作又可以独立编址



中国大学MOOC

3.2主存储器

5. 提高主存速度的技术

5-3 多体交叉存储器

- 地址编址方式有两种
  - 高位交叉编址：地址寄存器的高位表示体号，低位表示体内地址（顺序方式）
    - 体内地址连续，一个存储体存满，再存入下一个存储体
    - 可以在同一时间使得不同的请求源同时访问不同的体



顺序方式

3.2主存储器

5. 提高主存速度的技术

5-3 多体交叉存储器

- 地址编址方式有两种
- 低位交叉编址：地址寄存器的低位表示体号，高位表示体内地址（交叉方式）
  - 同一存储体中是不连续的， 是以n为模交叉编址的
  - 连续的程序或数据交叉地存放在n个存储体中，以n为模交叉并行存取
  - 在不改变存储周期的情况下，可以增加存储器的带宽



交叉方式

并行性：高位交叉的并行性体现在不同请求源对不同存储体的并行访问， 低位交叉的并行性体现在同一请求源并行地访问不同的存储体

3.2主存储器

工作原理分析

对于连续字的成块传送，低位交叉编址的多体存储器可以实现多模块的流水线式并行存取

假设模块存储周期为T，总线传送周期为τ，且存储器由m个模块组成

为了实现流水线的存取，应当满足：$T = m\tau$

相当于把一个完整的访问时间分成了m份

每一份的传输时间正好是总线的传输时间

连续读取m个字所需的时间为$T + (m-1)\tau$ 记住

此处近年的高频考点，计算题

每隔τ时间延迟启动下一个模块



若采用高位交叉编址：

连续读取m个字所需的时间为mT 记住

3.2主存储器

5. 提高主存速度的技术

5-3 多体交叉存储器

相关题目

1. 某机器采用四体低位交叉存储器，现分别执行下列操作：①读取6个连续地址单元中存放的存储字，重复80次；②读取8个连续地址单元中存放的存储字， 重复60次。 则①、②所花费的时间之比为（C）。

A. 1:1　B. 2:1　C. 4:3　D. 3:4

1	2	3	4
5	6		

1	2	3	4
5	6	7	8

解： ① 读取6个连续地址单元的读取顺序

如果忽略总线的传输时间，可以认为在一个存储周期中可以传输4个单元

6个单元也需要两个存储周期

80次重复就是$80 \times 2 = 160$个存储周期

② 读取8个连续地址单元的读取顺序

也需要2个存储周期

60次重复就是$60 \times 2 = 120$个存储周期

①、②所花费的时间之比$= {}^{160T}/_{120T} = 4:3$

3.2主存储器

5. 提高主存速度的技术

5-3 多体交叉存储器

相关题目

2. 采用8体并行低位交叉存储器， 设每个体的存储容量为$32K \times 16$位，按16位字编址，存储周期为$400ns$， 下述说法中正确的是（ **A** ）。

A. 在400ns内， 存储器可向CPU提供2^7位二进制信息

B. 在100ns内， 存储器可向CPU提供2^7位二进制信息

C. 在400ns内， 存储器可向CPU提供2^8位二进制信息

D. 在100ns内， 存储器可向CPU提供2^8位二进制信息

解： 8体低位交叉，$T = 400ns$

按16位字编址，单个存储周期访问16位

交叉访问，一个存储周期中8个存储体各传输16位

$$16 \times 8 = 128 = 2^7$$

3.2主存储器

3. 某计算机主存按字节编址， 由4个64M ×8位的$DRAM$芯片采用交叉编址方式构成，并与宽度为32位的存储器总线相连， 主存每次最多读写32位数据。若double型变量x的主存地址为804001AH， 则读取x需要的存储周期数是（3）。

解： Double型数据长度为64位，存储总线是32位

按字节编址，需要8个地址

因为是4体交叉编址， 地址的低位是体号

804001AH对应的二进制数的低4位为：****1010

从M_2开始存放

x的起始地址是804001AH， 8个地址分别是**1BH,1CH,1DH,1EH,1F,20H,21H



所以需要3个存储周期

3.2主存储器

4. 设有8个模块组成的八体存储器结构， 每个模块的存储周期为400ns， 存储字长为32位， 数据总线宽度为32位， 总线传输周期为50ns， 试求顺序存储（高位交叉）和交叉存储（低位交叉）的存储器带宽

解： 八体存储器连续读出8个字的信息量为$32b \times 8 = 256b$

顺序存储存储器连续读出8个字的时间是$400ns \times 8 = 3200ns = 32 \times 10^{-7}\mathrm{s}$

交叉存储存储器连续读出8个字的时间是$400ns + (8-1) \times 50ns = 750ns = 7.5 \times 10^{-7}$

高位交叉存储器的带宽是$^{256}/_{(32\times10^{-7})}\,bps = 8 \times 10^{7}bps$

低位交叉存储器的带宽是$^{256}/_{(7.5\times10^{-7})}\,bps = 34 \times 10^{7}bps$

3.2主存储器

本小节需要掌握的内容

- 动态存储器DRAM → **三种刷新方法的概念和计算**
- 主存储器和CPU的连接 → **三种扩展方式， 两种题型**
- 多体交叉存储器 → **会计算主存的地址格式， 和读取时间**

存储器与CPU的连接是综合大题的出题点

中国大学MOOC

本课时结束 记得复习哦

中国大学MOOC
中国大学MOOC搜索：计组期末突击